跳转至

Relax1000 计算机组成原理 · 第6章 总线和输入/输出系统 · 题目

第6章 总线和输入/输出系统

本章 41 题;题目册印刷页 110–116。

Q1

总线的基本功能不包括( )。

  • A.数据传输
  • B.地址传输
  • C.控制信号传输
  • D.数据存储
原页版面片段(公式/表图/电路/代码/数据通路以此为准)

第6章 Q1 原页片段

查看解析

Q2

CPU 内部线路通常采用总线连接方式。总线上,信号流动的原则是( )。
I.每个时刻只有 1 个器件发出信息
II.每个时刻有 1 个或多个器件发出信息
III.每个时刻只有 1 个器件接收信息
IV.每个时刻有 1 个或多个器件接收信息

  • A.I、III
  • B.I、IV
  • C.II、III
  • D.II、IV

查看解析

Q3

总线中,有些信息是单向传输的,有些信息是是双向传输的,下列说法中,正确的是( )。

  • A.数据信息是单向传输的,由内存或者外设传送至 CPU
  • B.地址信息是单向传输的,由 CPU 发送至内存或者外设
  • C.控制信息是单向传输的,由 CPU 发送至内存或者外设
  • D.状态信息是双向传输的,由 CPU 发送至内存或者外设,也可反向

查看解析

Q4

某总线在一个总线周期中并行传送 4 字节的数据,假设一个总线周期等于一个总线时钟周期,总线时钟频率为 33MHz,则总线带宽是( )。

  • A.66MB/s
  • B.132MB/s
  • C.264MB/s
  • D.528MB/s

查看解析

Q5

同步总线和异步总线的主要区别在于( )。

  • A.数据传输速率
  • B.是否采用时钟信号进行同步
  • C.总线宽度
  • D.总线控制方式

查看解析

Q6

某 32 位同步总线时钟频率为 400MHz,每个总线时钟周期可以传输一个机器字,为优化总线性能,将总线宽度增加到 64 位,并采用了 QDR 技术,一个总线时钟周期可以传输 4 次,则总线带宽提高到原来的( )倍。

  • A.2
  • B.4
  • C.8
  • D.16

查看解析

Q7

下列选项中,关于总线的说法,正确的是( )。
I. 串行传输总线的速度可以比并行传输总线快得多
II. 总线工作频率等于总线时钟频率
III. 在主存储器中有一个行缓冲(row / buffer),在突发传送事务中,每次访问第一个数据时,都会读出一行数据到行缓冲,后面的连续数据就只要从行缓冲中源源不断地取出即可
IV. 采用总线事务分离的方式会降低总线的利用率V. 若 store 指令在 MEM 阶段需要将寄存器读出的数据写到主存,寄存器位数为 32 位,总线宽度为16 位,则执行该主存写操作需要多个总线传输周期

  • A.I、III、V
  • B.I、II、III
  • C.II、IV、V
  • D.III、IV

查看解析

Q8

下列有关同步总线事务的描述中,错误的是( )。

  • A.一个总线事务所用时间由多个总线时钟周期组成
  • B.总线事务开始时通常先把地址和读/写命令送到总线上
  • C.“存储器读”总线事务中数据和地址通常不会同时送到总线上
  • D.一次总线事务只能完成一个数据交换,其位数不超过总线宽度

查看解析

Q9

以下有关 I/O 接口功能和结构的叙述中,错误的是( )。

  • A.I/O 接口就是像显卡或网卡之类的一种外设控制逻辑
  • B.CPU 可以向 I/O 接口传送用来对设备进行控制的命令
  • C.CPU 可以从 I/O 接口取状态信息,以了解接口和外设的状态
  • D.I/O 接口中主机侧数据宽度与设备侧数据宽度总是一样

查看解析

Q10

下列属于 I/O 接口中寄存器的有( )。
I.指令寄存器
II.控制寄存器
III.状态寄存器
IV.地址寄存器 V.数据缓冲寄存器

  • A.I、II、III、V
  • B.II、III、IV
  • C.ll、III、V
  • D.II、III、IV、V

查看解析

Q11

在采用中断方式进行打印控制时,在打印控制接口(打印适配器)和打印部件之间交换的信息不包括以下的( )。

  • A.打印字符点阵信息
  • B.打印控制信息
  • C.打印机状态信息
  • D.中断请求信号

查看解析

Q12

在统一编址方式下,访问 I/O 端口使用的指令是( )。

  • A.专门的 I/O 指令
  • B.访存指令
  • C.控制指令
  • D.算术指令

查看解析

Q13

下列关于统一编址和独立编址的说法中,正确的是( )。
I.在统一编址的方式下,依靠不同的地址码区分存储单元和 I/O 设备
II.在独立编址的方式下,依靠不同的指令区分存储单元和 I/O 设备
III.在独立编址方式下,I/O 地址是存储地址的一部分
IV.在两种方式下,都可以使用访存指令访问 I/O 设备

  • A.I、II
  • B.II、III
  • C.II、III、IV
  • D.I、II、III、IV

查看解析

Q14

独立编址方式下,可以实现从 I/O 端口到 CPU 寄存器的数据传输的指令是( )。

  • A.OUT 指令
  • B.WRITE 指令
  • C.READ 指令
  • D.IN 指令

查看解析

Q15

程序查询方式的主要缺点是( )。

  • A.数据传输速度慢
  • B.CPU 需要不断轮询设备状态
  • C.无法处理多设备请求
  • D.硬件复杂度高

查看解析

Q16

以下是有关程序直接控制(查询)I/O 方式的叙述:① 无条件传送接口中不记录状态,无须状态查询,可直接定时访问。② 条件传送接口中有“就绪”“完成”等状态,可定时查询或独占查询。③ 通过 CPU 执行相应的无条件传送程序或查询程序来完成数据传送④ 适合于巡回检测采样系统或过程控制系统,以及非随机启动的字符型设备以上叙述中,正确的有( )。

  • A.①和②
  • B.①和②和③
  • C.①和③和④
  • D.全部

查看解析

Q17

下列关于程序查询方式的叙述,正确的是( )。

  • A.CPU 在与硬盘交换信息时,一般采用程序查询方式
  • B.按启动查询方式的不同,可分为软件查询方式和硬件查询方式
  • C.适用于鼠标、针式打印机等字符类设备
  • D.CPU 需要一直查询外设的状态,直到设备准备就绪时才可以进行数据传输

查看解析

Q18

下列关于程序查询方式工作过程的叙述,正确的是( )。

  • A.当 CPU 查询到外设状态没有准备就绪时,会重启外设
  • B.CPU 主要负责启动外设和查询其状态,不参与数据传送
  • C.当数据没有传送完时,CPU 必须重启外设,继续进行下一轮传送
  • D.每完成一次数据传送后,会修改主存地址和计数值

查看解析

Q19

在程序中断方式中,中断隐指令完成的操作不包括( )。

  • A.关中断
  • B.保存断点
  • C.保存现场
  • D.引出中断服务程序

查看解析

Q20

在程序中断方式下,当外设完成数据准备后,CPU 通常会( )。

  • A.收到中断信号并转去执行中断服务例程
  • B.继续轮询该设备
  • C.立即重启系统
  • D.将数据写入寄存器自动完成

查看解析

Q21

在某台计算机中,处理器的主频为 100MHz,处理器与硬盘之间通过程序中断的方式传输数据每次最多传送 4 字节数据,传输速率为 100KB/S,每次传输需要 100 个 CPU 时钟周期。那么 CPU 处理硬盘 I/O 的时间占整个 CPU 时间的百分比是( )。

  • A.0.5%
  • B.2.5%
  • C.4%
  • D.5%

查看解析

Q22

中断隐指令是( )。

  • A.不存在于指令系统中的指令
  • B.隐藏地址码的零地址指令
  • C.无法由高级语言编译得到的机器指令
  • D.一种单机器周期指令

查看解析

Q23

关于中断向量、中断向量表、中断向量地址的说法,正确的是( )。

  • A.中断向量指的是标识中断类型的编号
  • B.中断向量地址在中断响应阶段由硬件产生
  • C.中断向量表记录了中断号和中断向量地址的对应关系
  • D.中断向量表记录了各中断的优先级

查看解析

Q24

开中断和关中断两种操作都用于对( )进行设置。

  • A.中断允许触发器
  • B.中断请求寄存器
  • C.中断屏蔽寄存器
  • D.中断向量寄存器

查看解析

Q25

中断屏蔽字可以改变中断的优先级,下列关于中断屏蔽字说法错误的是( )。

  • A.响应优先级由硬件决定无法改变,处理优先级由可以由中断屏蔽字改变
  • B.在中断响应和处理过程中,中断屏蔽字的保存和恢复均由硬件完成
  • C.设置特定的中断屏蔽字可以通过使部分中断无法进入排队器来改变中断处理顺序
  • D.设 I1、I2、I3、I4 为 4 个中断,响应优先级为 I3>I4>I2>I1,处理优先级为 I2>I1>I3>I4,则 I3的正序中断屏蔽字需要改为 0011

查看解析

Q26

某计算机系统共有五级中断,其中断响应优先级从高到低 1--2--3--4--5。现按如下规定修改:各级中断处理时均屏蔽本级中断,且处理 1 级中断时屏蔽 2、3、4 和 5 级中断;处理 2 级中断时屏蔽 3、4、5 级中断:处理 4 级中断时不屏蔽其他级中断;处理 3 级中断时屏蔽 4 级和 5 级中断;处理 5 级中断时屏蔽 4 级中断。则中断处理优先级(从高到低)顺序( )。

  • A.1--2--3--4--5
  • B.1--2--3--5--4
  • C.1--2--5--4--3
  • D.1--2--4--3--5

查看解析

Q27

在支持多重中断嵌套的整个中断实现过程中,关中断由( )实现。

  • A.硬件
  • B.软件
  • C.既有软件也有硬件
  • D.软件或硬件

查看解析

Q28

关于中断控制器的说法,错误的是( )。

  • A.中断控制器负责中断排队和判优
  • B.中断控制器不属于 I/O 接口
  • C.中断控制器与外部设备的设备控制器直接相连
  • D.中断控制器向 CPU 表示中断的特殊寄存器中传入中断类型号

查看解析

Q29

以下论述正确的是( )。

  • A.CPU 响应中断期间仍执行原程序
  • B.在中断过程中,若又有中断源提出中断请求,CPU 立即响应
  • C.系统处于开中断时,有中断请求就会立即响应
  • D.在中断响应中,保护断点是由中断隐指令自动完成的

查看解析

Q30

以下关于 DMA 方式的说法,正确的是( )。

  • A.DMA 方式中完全不需要 CPU 参与
  • B.DMA 方式适用于高速外设的数据传输
  • C.DMA 方式中,DMA 控制器不需要向 CPU 申请总线控制权
  • D.DMA 方式比程序中断方式的 CPU 开销大

查看解析

Q31

在采用 DMA 方式高速传输数据时,数据传送是( )。

  • A.在总线控制器发出的控制信号控制下完成的
  • B.在 DMA 控制器本身发出的控制信号控制下完成的
  • C.由 CPU 执行的程序完成的
  • D.由 CPU 响应硬中断处理完成的
原页版面片段(公式/表图/电路/代码/数据通路以此为准)

第6章 Q31 原页片段

查看解析

Q32

以下关于三种 I/O 方式的比较,正确的是( )。

  • A.程序查询方式的 CPU 利用率最高
  • B.程序中断方式的数据传输速率最快
  • C.DMA 方式的硬件结构最简单
  • D.程序中断方式适用于中低速外设的数据传输

查看解析

Q33

关于 DMA 控制器的说法,错误的是( )。

  • A.字计数器的作用是记录数据块的长度,每传送 1 个字(节),计数减 1,到 0 时 DMA 控制器发出 DMA 中断。
  • B.DMA 控制器是通过执行 DMA 中断服务程序来完成数据传输的
  • C.一般要用到两个地址寄存器设置源/目设备地址
  • D.传输的方向跟控制寄存器有关

查看解析

Q34

在周期挪用 DMA 方式下,下列描述错误的是( )。

  • A.每当 DMA 准备好单字的数据就请求总线
  • B.DMA 控制器的总线使用优先级高于 CPU
  • C.CPU 在整个数据块传送过程中均无法访问主存
  • D.每块传输结束时 DMA 会产生一个传输完成中断请求

查看解析

Q35

以下是有关对 DMA 方式的叙述,其中正确的有( )个。
I.DMA 方式下,在主存和外设之间有一条物理通路直接相连
II.DMA 方式一般不用于键盘和鼠标器的数据输入
III.在进行数据传送之前,通过硬件完成对 DMA 控制器中各参数寄存器的初始值的设定
IV.发生缺页中断时,若在缺页处理程序中将缺页调入内存采用 DMA 方式,则需要把磁盘物理地址写入 DMA 控制器中的设备地址寄存器 DAR,把页表基地址写入其主存地址寄存器 AR V.在 DMA 的后处理中,如果还要继续传送,则不需要再对 DMA 接口进行初始化
VI.采用周期挪用时,发生访存冲突时,CPU 在访存事务结束后挪用一个主存存取周期给 DMA

  • A.2
  • B.3
  • C.4
  • D.5

查看解析

Q36

计算机主频 800 MHz,CPI = 1.6。磁盘传输率 2.5 MB/s,DMA 块大小 625 B,DMA 每次传输一块数据时, CPU 开销为 400 时钟周期(DMA 预处理和后处理)。则 CPU 用于输入/输出的时间占CPU 总时间的百分比最大是( )。

  • A.0.12%
  • B.0.20%
  • C.0.25%
  • D.0.30%
原页版面片段(公式/表图/电路/代码/数据通路以此为准)

第6章 Q36 原页片段

查看解析

Q37

下列关于 DMA 控制器和 CPU 关系的叙述中,错误的是( )。

  • A.DMA 控制器向 CPU 请求的是总线使用权
  • B.DMA 控制器和 CPU 都要使用总线时,CPU 优先级更高
  • C.CPU 可通过执行 I/O 指令来访问 DMA 控制器中的寄存器
  • D.周期挪用方式下,CPU 在一个总线事务结束时,一旦发现有 DMA 请求,就立即释放总线

查看解析

Q38

中断方式和 DMA 方式是两种典型的 I/O 控制方式。下列关于中断方式与 DMA 方式的说法,错误的是( )。

  • A.从本质上讲,中断方式以软件方式传输数据,DMA 方式以硬件方式传输数据
  • B.当 CPU 运行中断处理程序时,若外设发出 DMA 请求信号,则 CPU 中断当前中断处理程序的运行,处理 DMA 请求,处理完毕后,继续运行原中断处理程序
  • C.对中断请求的响应只能发生在每个指令周期结束时,对 DMA 请求的响应可以发生在每个总线事务结束后
  • D.中断方式传输数据时需要保护原程序的现场,DMA 方式传输数据时无须保护现场

查看解析

Q39

DMA 传送过程分为预处理、数据传输和后处理 3 个阶段,下列操作在数据传输阶段进行的是( )。
I.主存地址寄存器的自增和字计数器的自减
II.确定数据传输方向
III.校验数据正确性
IV.设备选择V.DMA 控制器申请总线控制权

  • A.I、V
  • B.I、II、IV
  • C.I、III、IV
  • D.II、IV、V

查看解析

Q40

DMA 的传送方式可以分停止 CPU 访存、周期挪用、DMA 与 CPU 交替访存 3 种方式。下列说法错误的是( )。

  • A.停止 CPU 访存方式适用于高速 I/O 设备进行 DMA 传输
  • B.周期挪用方式适用于 I/O 设备的读写周期大于存取周期的情况
  • C.DMA 与 CPU 交替访存适用于总线周期大于存取周期的情况
  • D.周期挪用方法可以兼顾 I/O 传送的及时性和 CPU 访问内存的效率
原页版面片段(公式/表图/电路/代码/数据通路以此为准)

第6章 Q40 原页片段

查看解析

王道核实旁注(非 Relax 原文):改解析

周期挪用的标准表述是:挪用一个主存存储周期,传完一个数据字就释放总线(王道 2027 第312页 [block: b_312_6])。原解析称“传输一个字需要多个主存周期”不正确。C 仍是错误项,因为交替访存的条件应是 CPU 工作周期长于主存存取周期,不是“总线周期大于存取周期”。


[已撤销 · 2026-09-01 逐题复核] 系误报。解析“DMA 接口需占用多个主存周期”指的是接口申请与释放总线的开销,与王道 p312“传完一个数据字即释放”并不冲突(p312 [block: b_312_10] 亦写“每次挪用均需申请并释放总线控制权,带来一定开销”)。旁注第二句与解析原文重复。答案 C 正确。

Q41

下列关于 DMA 方式,说法错误的是( )。

  • A.在系统调用服务程序中,阻塞进程后发出 DMA 请求
  • B.在 DMA 中断服务程序中唤醒用户进程
  • C.若 DMA 使用内存物理地址作为源地址或者目的地址,没有额外机制支持下,一次 DMA 传输只能限制在一个物理页面内
  • D.若 DMA 使用虚拟存储器的地址作为源地址或者目的地址,那么 DMA 控制器必须有地址映射逻辑

查看解析