Relax1000 计算机组成原理 · 第6章 总线和输入/输出系统 · 解析¶
第6章 总线和输入/输出系统¶
本章 41 题；解析册印刷页 142–150。
速对答案（原书）： DBBBB CADDC DBADB DDDCA BABAB BCBDB BDBCA BBBAC A
Q1¶
速对表原值： D
详细解析标注： D
总线的基本功能是实现部件之间的数据传输、地址传输和控制信号传输，而数据存储是存储器的功能，D 错误。
原页版面片段（公式/表图/电路/代码/数据通路以此为准）
Q2¶
速对表原值： B
详细解析标注： B
CPU 内部线路采用总线连接方式时，总线上信号流动的原则为：每个时刻只有 1个器件发出信息，每个时刻有 1 个或多个器件接收信息，B 正确。
Q3¶
速对表原值： B
详细解析标注： B
在总线中，数据总线是双向传输的，数据信息可由 CPU 传送至内存或外设，也可由内存、外设传送至 CPU，A 错误。地址总线是单向传输的，地址信息只能由 CPU 发送至内存或者外设，B 正确。控制信息可以双向传输，但是一根控制线通常只传一类控制信号，且方向固定，比如读写命令是CPU传给内存或者外设（I/O接口），外设（I/O接口）传输握手信号和中断请求信号给CPU，C错误。状态信息是单向传输的，通过由内存或外设发送至 CPU，D 错误。
原页版面片段（公式/表图/电路/代码/数据通路以此为准）
Q4¶
速对表原值： B
详细解析标注： B
总线带宽 = 数据传输量 / 总线周期 = （4B × 33MHz）/1 = 132MB/s，B 正确。
原页版面片段（公式/表图/电路/代码/数据通路以此为准）
Q5¶
速对表原值： B
详细解析标注： B
同步总线采用统一的时钟信号进行同步，而异步总线不使用统一时钟，采用握手信号进行通信，B 正确；数据传输速率、总线宽度与同步 / 异步无必然联系，A、C 错误；总线控制方式有集中式、分布式等，与同步 / 异步不是直接关联，D 错误。
Q6¶
速对表原值： C
详细解析标注： C
由同步总线带宽计算公式：同步总线带宽=总线宽度×总线时钟频率×单时钟传输次数，原来的总线数据传输速率=4B×400MHz×1=1.6 GB/s。总线改进后的带宽=8B×400MHz× 4=12.8GB/s，提高到原来的 8 倍，答案选 C。
原页版面片段（公式/表图/电路/代码/数据通路以此为准）
Q7¶
速对表原值： A
详细解析标注： A
Ⅰ正确，并行总线可以同时传输多个数据，但数据之间必须同步，而且因为数据线多，使得相互间干扰大，因而，数据传输的速度受到很大影响。对于串行传输的总线，提高时钟速度比并行传输总线容易得多，且几乎没有线间串扰。因而串行传输总线的速度可以比并行传输总线快得多。
Ⅱ错误，总线工作频率，即单位时间内传输数据的次数，早期的总线通常一个时钟周期传送一次数据，因此总线工作频率等于总线时钟频率。现在有些总线一个时钟周期可以传送 2 次或 4 次数据，因此，总线工作频率是总线时钟频率的 2 倍或 4 倍。
Ⅲ正确，突发传送方式是一种连续的、成批数据传送方式。只需在传送开始时给出数据块的首地址，然后连续传送多个数据，后续数据的地址默认为前面数据地址加 1，实际上这些连续的数据一般在存储阵列的同一行上。
Ⅳ错误，总线事务分离会提高总线的利用率。总线事务分离指将一个事务过程分成两个子过程：
①主控设备 A 在获得总线使用权后，将请求的事务类型(总线命令)、地址等信息发送到总线上，从设备 B 记录下这些信息。主控设备发完这些信息后便立即释放总线，这样其他设备便可使用总线；
②从设备 B 收到主控设备 A 发来的信息后，就按照其请求的命令进行相应的操作，当准备好主控设备所需的数据后，从设备 B 便请求使用总线，一旦获得使用权，则从设备 B 就将主控设备 A 的编号及所需的数据等送到总线上，这样主控设备 A 便可接收数据。这种事务分离方式的优点是：通过在不传送数据期间（从设备准备数据）释放总线，使得其他申请者能使用总线，提高了总线利用率。但是这种方式的控制相当复杂，开销也大，并且事务响应时间也会变长。具体例子：CPU 通过 MAR 将地址给到主存后就放弃总线控制权。当主存准备好数据后，主存申请总线控制权将数据传输到 MDR。在准备数据的这段时间内总线可以被其他部件使用。若不采用事务分离策略，CPU 在给出地址后会一直占据着总线控制权，直到主存准备好数据，将数据送到 MDR 后才会释放总线。
Ⅴ正确，总线传输周期：在总线上完成一次总线事务所用的时间。通常由若干个总线时钟周期组成，简称为总线周期。总线中数据线的条数被称为总线的宽度，即总线能同时传送的数据位数，它决定了每次能同时传输的数据信息的位数。通常把在总线上一对设备之间的一次信息交换过程称为一个总线事务。总线事务类型由其操作性质来定义，例如，存储器读事务是指将数据从主存取出到处理器，存储器写事务是指将数据写到主存。典型的总线事务类型有存储器读、存储器写、I/O 读、I/O 写、中断响应等。回到本题，由于寄存器位数为 32 位，而总线宽度仅为 16 位，所以需要 2 个总线传输周期才能将这 32 位数据写到主存。
原页版面片段（公式/表图/电路/代码/数据通路以此为准）
Q8¶
速对表原值： D
详细解析标注： D
同步总线事务可以是突发传输方式，这种情况下，一个总线事务中可以传输多个连续的数据，每次传输的数据位数不超过总线宽度，D 错误。
Q9¶
速对表原值： D
详细解析标注： D
I/O 接口中主机侧通过 I/O 总线与主机相连，设备侧通过通信总线（电缆）与外设相连，显然，I/O 总线中的数据线宽度和连接设备的电缆中的数据线宽度不一定相同，D 错误。
Q10¶
速对表原值： C
详细解析标注： C
I/O 接口中的寄存器主要有数据缓冲寄存器、控制寄存器和状态寄存器，II、III、V 符合，故 C 正确。
Q11¶
速对表原值： D
详细解析标注： D
I/O 接口的功能和基本结构如下图所示。打印控制接口是一种 I/O 接口，打印控制接口和打印部件之间即设备侧交换的信息不包含中断请求信号，因为中断请求信号是 I/O 接口的控制线发送给 CPU 的。打印机的控制过程通常是，CPU 先将需打印的字符编码送到打印控制接口中，打印控制接口再将字符编码转换为点阵信息，然后通过打印电缆传送到打印机，以控制打印针头在何处进行打印。同时，打印控制接口需要将“初始化”“选通”“自动走纸”等打印控制信息通过电缆传送到打印机，并通过电缆把打印机的“联机”“忙”“缺纸”等状态信号取到打印控制接口以供 CPU 来读取。综上所述，本题选 D。
原页版面片段（公式/表图/电路/代码/数据通路以此为准）
Q12¶
速对表原值： B
详细解析标注： B
统一编址方式下，I/O 端口和内存单元统一编址，访问 I/O 端口使用与访问内存相同的访存指令，B 正确；独立编址方式下才使用专门的 I/O 指令，A 错误；控制指令和算术指令与访问 I/O 端口无关，C、D 错误。
Q13¶
速对表原值： A
详细解析标注： A
统一编址方式下，可以直接用访存指令访问 I/O 设备，区分存储单元和 I/O 设备是依靠它们的地址码，I 正确。独立编址方式下，需要用专门的 I/O 指令来访问 I/O 设备，区分存储单元和 I/O 设备是依靠指令类型，II 正确。故 A 正确。
Q14¶
速对表原值： D
详细解析标注： D
从 I/O 端口到 CPU 寄存器，是 CPU 把外存的相关信息（数据/状态寄存器的内容）读进来，用的是 I/O 指令的 IN 指令。WRITE 和 READ 指令是文件操作相关的指令。
注意：I/O 接口中控制线通常传送读/写命令，本质就是 IN/OUT 指令通过译码发出的读写控制信号，而不是指 read 和 write 指令。如果是统一编址方式，MOV 指令即可实现数据传输。
原页版面片段（公式/表图/电路/代码/数据通路以此为准）
Q15¶
速对表原值： B
详细解析标注： B
CPU 需要不断查询外设状态，占用大量 CPU 时间，导致利用率低，B 正确。
Q16¶
速对表原值： D
详细解析标注： D
程序直接控制 I/O 方式包含无条件传送和条件传送，无条件传送较为简单，无状态等交互信息，只需定时查询即可，适合于巡回检测采样系统或过程控制系统，以及非随机启动的字符型设备，
①、
④正确：条件传送方式下，接口中含有“就绪“完成”等状态，可继续分为独占查询和定时查询，
②正确。
③也同样正确。答案选 D。
Q17¶
速对表原值： D
详细解析标注： D
对于磁盘一般是 DMA，A 错误；B 应该是独占查询和定时查询，B 错误；鼠标一般是中断 I/O 控制方式，C 错误。
Q18¶
速对表原值： D
详细解析标注： D
当 CPU 查询到外设状态没有准备就绪时，只会继续查询其状态，并不需要重启外设，A 错误。程序查询方式中，数据传送过程也需要 CPU 的参与，B 错误。当数据没有传送完时，会继续查询外设状态，进行下一轮数据传送，此处也不需要重启外设，C 错误。每完成一次数据传送后，会将主存地址加 1，计数值减 1，D 正确。
Q19¶
速对表原值： C
详细解析标注： C
中断隐指令完成的操作包括关中断、保存断点（程序计数器 PC 的值）、引出中断服务程序，而保存现场（如寄存器的值）是在中断服务程序中完成的，C 错误，A、B、D 正确。
Q20¶
速对表原值： A
详细解析标注： A
中断方式下，外设就绪时会向 CPU 发出中断请求，CPU 响应中断并执行中断服务程序，A 正确。
Q21¶
速对表原值： B
详细解析标注： B
由于处理器的主频为 100MHz，则 CPU 时钟周期=1/（100MHz）=10ns。每次传送 4 字节的数据时，CPU 所花的时间为：100x10ns=1000ns。硬盘传输 4 字节数据所用的总时间为：4B / （ 100KB/s ） =40000ns 。 故 CPU 处 理 硬 盘 I/O 的 时 间 占 整 个 CPU 时 间 的 百 分 比 为1000ns/40000ns=0.025=2.5%，B 正确。
原页版面片段（公式/表图/电路/代码/数据通路以此为准）
Q22¶
速对表原值： A
详细解析标注： A
中断隐指令指的是中断响应期间一系列硬件操作的总称，不是实际上的机器指令，没有具象化的操作码和地址码，它是一个虚构的概念。故 B，C，D 错误。
Q23¶
速对表原值： B
详细解析标注： B
中断向量指的是中断处理程序的入口地址。中断类型号是标识中断类型的编号，A 错误；中断向量地址指的是保存中断向量的内存地址，在中断响应阶段由中断向量地址形成部件生成，该部件是硬件，B 正确。中断向量表记录了中断号和中断向量的对应关系，CPU 根据某个中断的中断向量地址在中断向量表中找到对应的中断向量，C 错误。中断优先级分为中断响应优先级和中断处理优先级，中断响应优先级由硬件产生且不可更改，中断处理优先级由排队器、中断屏蔽字等硬件决定。中断向量表记录了中断编号和中断向量的对应关系，和各中断的优先级没有关系，D 错误。
Q24¶
速对表原值： A
详细解析标注： A
关中断开中断都是通过控制中断允许触发器来实现的，A 正确。
Q25¶
速对表原值： B
详细解析标注： B
通常中断优先级可以分为中断响应优先级和中断处理优先级。中断响应优先级指计算机系统根据中断源的重要性和紧迫程度，以硬件方式将中断源的优先级分若干个级别。中断处理优先级指中断在计算机中实际被处理的顺序，A 正确。中断响应过程由硬件完成，其间完成断点和 psw 的保存。中断处理过程由中断服务程序完成，期间恢复断点和中断屏蔽字。保存和恢复中断屏蔽字由中断服务程序完成，B 错误。某个中断处理程序运行时，根据该中断对应的中断屏蔽字，CPU 可以使特定的中断请求暂时无法进入排队器。待到该中断处理程序结束运行时，CPU 将暂时无法进入排队器的中断请求加入排队器，在排队器中根据中断屏蔽字确定下一个需要处理的中断，运行该中断的中断处理程序，重复上述过程，C 正确。中断屏蔽字可以改变中断的处理优先级，需要将中断处理优先级更改为 I2>I1>I3>I4。正序中断屏蔽字表示顺序为 I1～I4，对于 I3 来说，有 I2、I1 两个中断的优先级比它更高，因此 I3 中断屏蔽字的第一位和第二位应该设置 0，表示不屏蔽。自己的优先级不会比自己的优先级更高，因此 I3 中断屏蔽字的第三位应该设置为 1。I4 的优先级小于 I3，因此 I3 中断屏蔽字的第 4 位应该设置为 1，D正确。
Q26¶
速对表原值： B
详细解析标注： B
1 级中断屏蔽字为 11111；2 级中断屏蔽字为 01111：3 级中断屏蔽字为 00111；4 级中断屏蔽字为 00010；5 级中断屏蔽字为 00011。实际中断处理优先级（从高到低）顺序应为 1-2-3-5-4，B 正确。
Q27¶
速对表原值： C
详细解析标注： C
中断过程包括中断响应及中断处理过程，在中断响应时，中断隐指令中的关中断是由硬件实现的。在中断处理执行中断服务程序中的关中断是由关中断（CLI）特权指令软件实现的。所以本题选 C。
Q28¶
速对表原值： B
详细解析标注： B
中断控制器负责接收外设设备控制器中的中断并进行排队和判优，所以和外设的设备控制器直接相连，当选中中断后，会把该中断的中断类型号放入 CPU 特定的寄存器中，A、C、D正确，可编程的中断控制器属于 I/O 接口，B 错误。
Q29¶
速对表原值： D
详细解析标注： D
A 错误，CPU 在一条指令执行完后再响应中断，如果没有中断要响应，那么该指令周期没有中断响应周期。且响应中断期间，执行的是中断隐指令，由硬件自动完成，并非执行原程序；
B 错误，有三种情况
①多重中断下，若新的中断请求优先级低于当前中断，该中断请求会被屏蔽，不会立即响应。
②在当前中断过程中，需要在指令执行结束检测，并不是立即响应。
③如果前两条都满足，但是操作系统使用了关中断指令，也是无法进行中断响应的。
C 错误，
①必须在一条指令执行结束后才会进行中断请求检测，并不是任意时刻立即响应中断请求
②如 B 选项的反例，当前在中断过程中，若有低优先级的中断，会被当前中断屏蔽，不会立即响应，若这句话改成“系统处于开中断时，检测到中断请求就会立即响应”则是对的。
Q30¶
速对表原值： B
详细解析标注： B
DMA 方式适用于高速外设（如磁盘）的数据传输，B 正确；DMA 方式中，初始化和结束处理仍需 CPU 参与，A 错误；DMA 控制器需要向 CPU 申请总线控制权，C 错误；DMA 方式比程序中断方式的 CPU 开销小，D 错误。
Q31¶
速对表原值： B
详细解析标注： B
DMA 方式的数据传送过程不是由 CPU 执行程序完成的，而是在 DMA 控制器本身发出的控制信号控制下完成的。
原页版面片段（公式/表图/电路/代码/数据通路以此为准）
Q32¶
速对表原值： D
详细解析标注： D
程序中断方式通过中断机制让 CPU 在等待外设时可以执行其他任务，适用于中低速外设的数据传输，D 正确；程序查询方式 CPU 利用率最低，A 错误；DMA 方式数据传输速率最快，B 错误；程序查询方式硬件结构最简单，C 错误。
Q33¶
速对表原值： B
详细解析标注： B
DMA 中断由 CPU 执行，用于 DMA 的结束处理，DMA 方式的数据传输由 DMA控制器硬件实现。
Q34¶
速对表原值： C
详细解析标注： C
周期挪用 DMA 并非独占总线，而是与 CPU 交替使用总线。每次 DMA 仅挪用一个总线周期传输单字数据，传输间隙 CPU 仍可正常访问主存。只有在 “停止 CPU”（独占总线）方式下，CPU 才会在整个数据块传输期间完全无法访问主存，C 错误；周期挪用 DMA 以单字（或字节）为单位传输数据，A 正确；为确保 DMA 传输及时响应，DMA 控制器的总线请求优先级通常高于 CPU，B 正确；无论采用何种 DMA 方式，当整个数据块传输完成后，DMA 控制器均会向CPU 发送中断请求，通知传输结束，D 正确。
Q35¶
速对表原值： A
详细解析标注： A
I 错误，通常所说的 DMA 方式下数据在主存和外设之间直接进行传送，其含义并不是说在主存和外设之间建立一条物理上的直接通路，而是在主存和外设之间通过外设接口、系统总线以及总线桥接部件等连接，建立起一个信息可以互相通达的通路。“直接通路”是逻辑上的含义，物理上磁盘和主存不是直接相连的。II 正确，键盘和鼠标的数据输入由于其数据量小、实时性要求高、使用中断驱动更为合适III 错误，在进行数据传送之前，CPU 先执行一段初始化程序(属于设备驱动程序，我们知道设备驱动程序中包含了许多 I/O 指令，通过执行 I/O 指令，CPU 可以访问设备控制器中的 I/O 端口，从而控制外设的 I/O 操作)，完成对 DMA 控制器中各参数寄存器的初始值的设定，因此是由软件来进行处理的IV 错误，前半句正确，后半句错误，当缺页时，DMA 控制器需要负责把缺的页面调入主存相应位置，因此需要在预处理的初始化中将交换数据的主存起始位置（即该页面的页基址）写入 DMA 接口中的主存地址寄存器。V 错误，如果还要继续传送，则又要初始化，因为需要交换数据的主存起始地址和设备地址（如磁盘物理地址）都可能会发生改变。VI 正确，周期挪用需要 CPU 访存结束再挪用一个主存存取周期给 DMA 控制器。
Q36¶
速对表原值： B
详细解析标注： B
每秒传输块数 =2.5〔公式/符号见原页版面片段〕/〔公式/符号见原页版面片段〕 625〔公式/符号见原页版面片段〕 = 4000 块每秒 I/O 开销 = 4000 × 400 = 1.6 × 106个周期I/O 占比 = 1.6 × 106/800 × 106 = 0.20%，B 正确。（这题 CPI 是干扰信息）
原页版面片段（公式/表图/电路/代码/数据通路以此为准）
PDF 字形回源提示（非原文）
原 PDF 的部分数学字体没有 Unicode 映射；可搜索文本保留了明确占位，公式和符号以本题的原页片段为准。
Q37¶
速对表原值： B
详细解析标注： B
DMA 控制器向 CPU 提出 DMA 请求，是希望 CPU 让出总线控制权，由DMA 控制器控制总线完成数据传送，A 正确；为防止数据丢失，DMA 控制器的总线使用优先级会更高，B 错误；DMA 控制器也是 I/O 接口，I/O 指令是对 I/O 接口中的寄存器进行操作，C 正确；D选项为周期挪用的做法，故正确。
Q38¶
速对表原值： B
详细解析标注： B
中断方式中，由 CPU 运行中断处理程序完成数据传输。DMA 方式由 DMA 控制器直接控制外设与主存之间的数据传输，以硬件方式传输数据，A 正确。DMA 方式的优先级高于中断方式。但需要根据 DMA 的传送方式来决定是不是立即中断当前程序，B 错误。如周期挪用方式下，若此时中断处理程序在访存，则需要等待等待存取周期结束后再将总线占有权让给 DMA 控制。对于外中断的请求响应发生在每个指令周期结束之后，对 DMA 请求的响应发生在每个总线事务结束之后，C 正确。DMA 控制器是一个独立的硬件，有自己独立的寄存器控制数据传输，在传输数据时不需要 CPU的参与，也不需要修改 CPU 的现场信息。中断方式需要 CPU 运行中断服务程序进行数据传输，因此需要保存 CPU 的现场信息，D 正确。
Q39¶
速对表原值： A
详细解析标注： A
预处理阶段：确定数据传输方向（选项 II）、选择并启动设备（选项 IV）、初始化主存地址寄存器和字计数器。传送过程：设备发送一个字至 DMA 的数据缓冲寄存器中，作为选通信号、设备向 DMA 控制器发送 DMA 请求（DREO）、DMA 接口向 CPU 申请总线控制权（HRO，选项 V）、CPU 发回总线应答信号（HLDA）、DMA 控制器发送主存地址到总线、DMA 控制器向设备发送 DMA 应答信号（DACK）、传送数据至内存，同时修改主存地址寄存器和字计数器的值（选项 I）、检查数据块是否传送结束。后处理：校验已传输的数据是否正确（选项 III）、决定是否用 DMA 传输其他数据块。故选项 A 正确。
Q40¶
速对表原值： C
详细解析标注： C
停止 CPU 访存方式控制简单，因为需要等一组数据全部完成后再让出总线控制权，因此比较适合高速 I/O 设备，以尽可能减少 CPU 的等待时间，A 正确。周期挪用方式中，I/O 设备每挪用一个主存周期都要申请和归还总线控制权。传输一个字的数据时，数据传输本身可能只需要 1 个主存周期，DMA 接口需要占用多个主存周期。因此适合 1/O 设备的读写周期大于存取周期的情况，B 正确。DMA 与 CPU 交替访存适用于 CPU 的工作周期比主存存取周期长的情况。将一个 CPU 工作周期分为两个部分，分别用于 DMA 访存和 CPU 访存，C 错误。周期挪用方法按字传输，在 CPU 访存时，如果 IO 设备有请求则让 CPU 继续访存，待 CPU 完成访存后再由 DMA 控制器访存。如果 CPU 和 DMA 控制器同时请求访存，则 CPU 暂停访存一到多个主存周期，由 DMA 控制器完成若干个字的数据传输。CPU 访存不会因此被延误较长时间，DMA访存也可以尽可能及时地进行，D 正确。
原页版面片段（公式/表图/电路/代码/数据通路以此为准）
王道核实旁注（非 Relax 原文）：改解析
周期挪用的标准表述是：挪用一个主存存储周期，传完一个数据字就释放总线（王道 2027 第312页 [block: b_312_6]）。原解析称“传输一个字需要多个主存周期”不正确。C 仍是错误项，因为交替访存的条件应是 CPU 工作周期长于主存存取周期，不是“总线周期大于存取周期”。
Q41¶
速对表原值： A
详细解析标注： A
A 错误，一般是先初始化 DMA，然后启动 DMA，再阻塞进程进行调度，而不是先阻塞再发出 DMA 请求。
B 正确，若没有数据要传输，DMA 中断服务程序会唤醒用户进程到就绪队列，然后返回主程序。
C 正确，DMAC（DMA 控制器）通过地址连续+1 来实现批量连续的用户数据传输（即虚拟地址连续的数据），若使用物理地址作为首地址，那么后续在 DMA 数据传输过程中，实现的是物理地址的连续，而不是虚拟地址的连续，而虚拟地址连续的两个页面，在物理地址上不一定映射到连续的页框，所以 DMA 使用物理地址作为源地址或者目的地址，不能跨页传输，只能限制在一个物理页面内，否则数据会发生错误。
D 正确，在存储器层次中，CPU 访问主存，通过内存控制器，进行虚实地址转换，而 DMA 属于外部设备→存储器，不经过内存控制器，所以使用虚拟地址作为源地址或者目的地址，需要 DMA 控制器自身完成虚拟地址的翻译。
原页版面片段（公式/表图/电路/代码/数据通路以此为准）
