第六章总线和输入_输出系统

题号	年份-题号	正确答案	题号	年份-题号	正确答案	题号	年份-题号	正确答案
1	2010-20	D	15	2020-19	C	29	2016-22	A
2	2009-20	B	16	2021-19	C	30	2017-22	B
3	2010-22	D	17	2023-20	D	31	2018-22	C
4	2012-19	C	18	2024-20	A	32	2019-21	A
5	2012-20	D	19	2011-20	C	33	2020-21	B
6	2012-21	D	20	2014-21	D	34	2021-21	B
7	2013-19	B	21	2017-21	D	35	2021-22	A
8	2014-19	C	22	2021-20	A	36	2022-21	C
9	2014-20	C	23	2011-22	C	37	2023-22	C
10	2015-19	C	24	2010-21	A	38	2024-21	A
11	2016-21	A	25	2011-21	D	39	2019-22	D
12	2017-20	D	26	2013-22	D	40	2020-22	C
13	2018-21	B	27	2014-22	B	41	2024-22	C
14	2019-19	B	28	2015-21	B

(一)总线

总线的基本概念

1. 【2010-20-以后不会考这种】下列选项中的英文缩写均为总线标准的是（ ）。

A. PCI、CRT、USB、EISA

B. ISA、CPI、VESA、EISA

C. ISA、SCSI、RAM、MIPS

D. ISA、EISA、PCI、PCI-Express

解析

答案：D

• A 错误：PCI、USB、EISA 是总线或互连标准；CRT 是阴极射线管显示器，不是总线标准。
• B 错误：ISA、VESA、EISA 是总线标准；CPI 是平均每条指令所需时钟周期数，属于处理器性能指标。
• C 错误：ISA、SCSI 可视为总线或接口标准；RAM 是随机存取存储器，MIPS 是每秒执行百万条指令，二者不是总线标准。
• D 正确：ISA、EISA、PCI、PCI-Express 均属于总线或互连标准。

总线的组成及性能指标

1. 【2009-20】假设某系统总线在一个总线周期中并行传输4字节信息，一个总线周期占用2个时钟周期，总线时钟频率为10 MHz，则总线带宽是（ ）。

A. 10MB/s

B. 20MB/s

C. 40MB/s

D. 80MB/s

解析

答案：B．20 MB/s

总线时钟频率为 10 MHz，因此一个时钟周期为：

一个总线周期占 2 个时钟周期：

每个总线周期传送 4 B，所以：

C 项 40 MB/s 忽略了一个总线周期需要 2 个时钟周期；D 项又在此基础上无依据地加倍。

1. 【2010-22】假定一台计算机的显示存储器用DRAM芯片实现，若要求显示分辨率为1600×1200，颜色深度为24位，帧频为85Hz，显存总带宽的50%用来刷新屏幕，则需要的显存总带宽至少约为（ ）。

A.245Mbps

B.979Mbps

C.1958Mbps

D.7834Mbps

解析

答案：D．约 7834 Mbps

每帧像素数为：

每个像素 24 位，帧频 85 Hz，因此仅用于刷新屏幕的带宽为：

刷新只占显存总带宽的 50%，所以显存总带宽至少为：

易错点：。B 项的数值 979 接近按字节表示的结果，但选项单位是 Mbps，不能混淆 MB/s 和 Mb/s。

1. 【2012-19】某同步总线的时钟频率为100MHz，宽度为32位，地址/数据线复用，每传输一个地址或数据占用一个时钟周期。若该总线支持突发（猝发）传输方式，则一次“主存写”总线事务传输128位数据所需要的时间至少是（ ）。

A. 20ns

B. 40ns

C. 50ns

D. 80ns

解析

答案：C．50 ns

100 MHz 时钟的周期为：

地址/数据线复用，传送首地址需要 1 个周期；总线宽度为 32 位，传送 128 位数据需要：

突发方式只传一次首地址，随后连续传送 4 个数据，故至少需要：

B 项 40 ns 漏掉了地址周期；“至少”表示不计仲裁、存储器等待和额外应答时间。

1. 【2012-20】下列关于USB总线特性的描述中，错误的是（ ）。

A. 可实现外设的即插即用和热插拔

B. 可通过级联方式连接多台外设

C. 是一种通信总线，可连接不同外设

D. 同时可传输2位数据，数据传输率高

解析

答案：D

• A 正确：USB 支持即插即用和热插拔。
• B 正确：USB 可通过集线器级联，形成分层星形拓扑并连接多台外设。
• C 正确：USB 是面向外设的通信总线，可连接键盘、鼠标、打印机、存储设备等不同外设。
• D 错误：USB 是串行总线。D+、D− 构成差分信号对，两根线共同表示一个串行数据状态，并不是同时传输 2 位数据。

1. 【2012-21】下列选项中，在I/O总线的数据线上传输的信息包括（ ）。

Ⅰ. I/O接口中的命令字

Ⅱ. I/O接口中的状态字

Ⅲ. 中断类型号

A. 仅Ⅰ、Ⅱ

B. 仅Ⅰ、Ⅲ

C. 仅Ⅱ、Ⅲ

D. Ⅰ、Ⅱ、Ⅲ

解析

答案：D．Ⅰ、Ⅱ、Ⅲ

• CPU 向接口控制端口写入命令字时，命令字通过数据线传送，故 Ⅰ正确。
• CPU 从状态端口读取状态字时，状态字通过数据线传送，故 Ⅱ正确。
• 在向量中断方式下，接口或中断控制器可通过数据线向 CPU 提供中断类型号/中断向量，故 Ⅲ正确。

命令字本身是一组写入寄存器的二进制信息，应走数据线；它与控制总线上的读、写控制信号不是同一个概念。

1. 【2013-19】下列选项中，用于设备和设备控制器（I/O接口）之间互连的接口标准是（ ）。

A. PCI

B. USB

C. AGP

D. PCI-Express

解析

答案：B．USB

• PCI、AGP、PCI-Express主要用于系统内部连接主机、芯片组、设备控制器或扩展卡。
• USB用于外部设备与 USB 主控制器之间的连接，符合题目所问层次。

因此选择 USB。

1. 【2014-19】某同步总线采用数据线和地址线复用方式，其中地址/数据线有32根，总线时钟频率为66MHz，每个时钟周期传送两次数据（上升沿和下降沿各传送一次数据），该总线的最大数据传输率（总线带宽）是（ ）。

A. 132MB/s

B. 264MB/s

C. 528MB/s

D. 1056MB/s

解析

答案：C．528 MB/s

32 根地址/数据线在数据阶段每次传送 32 位，即 4 B。每个周期在上升沿和下降沿各传送一次，故：

B 项 264 MB/s 漏掉了下降沿的数据传送；D 项则在双边沿的基础上又错误加倍。题目问峰值数据传输率，地址/数据线复用并不意味着结果必须再除以 2。

1. 【2014-20】一次总线事务中，主设备只需给出一个首地址，从设备就能从首地址开始的若干连续单元读出或写入多个数据。这种总线事务方式称为（ ）。

A. 并行传输

B. 串行传输

C. 突发传输

D. 同步传输

解析

答案：C．突发传输

突发传输只在开始时给出一次首地址，随后按地址递增规则连续读写多个数据，从而摊薄地址和仲裁开销。

• 并行/串行描述的是一次通过多少根通道传送数据位；
• 同步/异步描述的是定时方式；
• 它们都不是题干所描述的事务组织方式。

1. 【2015-19】下列有关总线定时的叙述中，错误的是（ ）。

A. 异步通信方式中，全互锁协议最慢

B. 异步通信方式中，非互锁协议的可靠性最差

C. 同步通信方式中，同步时钟信号可由各设备提供

D. 半同步通信方式中，握手信号的采样由同步时钟控制

解析

答案：C

• A 正确：全互锁异步协议中，请求的撤销等待应答，应答的撤销又等待请求撤销，交互步骤最多，速度最慢但可靠性最高。
• B 正确：非互锁协议不充分等待对方确认，速度快但最容易因设备速度不匹配而丢失信号，可靠性最差。
• C 错误：同步总线上的设备依据统一的公共时钟工作，该时钟通常由总线控制器或统一时钟源提供，不能由各设备提供彼此独立的时钟。
• D 正确：半同步方式既使用统一时钟，又允许通过等待/握手信号延长周期；握手信号仍在规定的时钟边沿被采样。

1. 【2016-21】下列关于总线设计的叙述中，错误的是（ ）。

A. 并行总线传输比串行总线传输速度快

B. 采用信号线复用技术可减少信号线数量

C. 采用突发传输方式可提高总线数据传输率

D. 采用分离事务通信方式可提高总线利用率

解析

答案：A

• A 错误：“并行总线一定比串行总线快”是没有条件限制的绝对结论。并行总线存在多根线之间的时钟偏斜、串扰和同步困难，频率与传输距离受到限制；高速串行总线可采用更高频率传输，实际速率完全可能更高。
• B 正确：地址线、数据线等分时复用同一组物理信号线，可以减少引脚和信号线数量。
• C 正确：突发传输只给出一次首地址，随后连续传送多个数据，可摊薄寻址和控制开销。
• D 正确：分离事务把请求和应答分开；从设备准备数据期间可以释放总线，供其他设备使用，从而提高利用率。

1. 【2017-20】下列关于多总线结构的叙述中，错误的是（ ）。

A. 靠近CPU的总线速度较快

B. 存储器总线可支持突发传送方式

C. 总线之间须通过桥接器相连

D. PCI-Express×16采用并行传输方式

解析

答案：D

• A 正确：越靠近 CPU 的总线通常连接 CPU、Cache、主存等高速部件，速度较快。
• B 正确：存储器总线常需要连续读写多个存储单元，可以支持突发传送。
• C 正确：不同层次总线在速度、时序和协议上可能不同，通常通过桥接器连接并完成转换。
• D 错误：PCI-Express 是高速串行互连。PCIe ×16 表示包含 16 条串行 Lane，每条 Lane 都采用差分串行传输，并非传统的 16 位并行传输。

1. 【2018-21】下列选项中，可提高同步总线数据传输率的是（ ）。

Ⅰ. 增加总线宽度

Ⅱ. 提高总线工作频率

Ⅲ. 支持突发传输

Ⅳ. 采用地址/数据线复用

A. 仅Ⅰ、Ⅱ

B. 仅Ⅰ、Ⅱ、Ⅲ

C. 仅Ⅲ、Ⅳ

D. Ⅰ、Ⅱ、Ⅲ和Ⅳ

解析

答案：B．仅 Ⅰ、Ⅱ、Ⅲ

• Ⅰ 增加总线宽度：增加每次传送的数据量，可以提高带宽。
• Ⅱ 提高工作频率：增加单位时间内的传输次数，可以提高带宽。
• Ⅲ 支持突发传输：减少重复的地址、仲裁等开销，可以提高有效数据传输率。
• Ⅳ 地址/数据线复用：主要目的是减少引脚和信号线；地址与数据要分时传送，不会因此提高速率，反而可能增加事务时间。

因此只有 Ⅰ、Ⅱ、Ⅲ正确。

1. 【2019-19】假定一台计算机采用3通道存储器总线，配套的内存条型号为DDR3-1333，即内存条所接插的存储器总线的工作频率为1333MHz，总线宽度为64位，则存储器总线的总带宽大约是（ ）。

A. 10.66GBps

B. 32GBps

C. 64GBps

D. 96GBps

解析

答案：B．约 32 GB/s

DDR3-1333 中的 1333 表示有效数据传输率约为 1333 MT/s。总线宽度为 64 位，即每次传送 8 B。

单通道带宽：

三通道总带宽：

A 项只计算了一个通道。DDR3-1333 的 1333 已是双倍传输后的有效传输率，不能再因“DDR”额外乘 2。

1. 【2020-19】QPI总线是一种点对点全双工同步串行总线，总线上的设备可同时接收和发送信息，每个方向可同时传输20位信息（16位数据+4位校验位），每个QPI数据包有80位信息，分2个时钟周期传送，每个时钟周期传递2次。因此，QPI总线带宽为：每秒传送次数×2B×2。若QPI时钟频率为2.4GHz，则总线带宽为（ ）。

A. 4.8GB/s

B. 9.6GB/s

C. 19.2GB/s

D. 38.4GB/s

解析

答案：C．19.2 GB/s

QPI 每个时钟周期传送 2 次，时钟频率为 2.4 GHz，因此每秒传送次数为：

每个方向一次传送的有效数据为 16 位，即 2 B；QPI 为全双工，两个方向可以同时传输：

也可以先算单向带宽为 9.6 GB/s，再乘以两个方向。每次的 4 位校验信息不计入有效数据带宽。

1. 【2021-19】下列关于总线的叙述中，错误的是（ ）。

A. 总线是在两个或多个部件之间进行数据交换的传输介质

B. 同步总线由时钟信号定时，时钟频率不一定等于工作频率

C. 异步总线由握手信号定时，一次握手过程完成一位数据交换

D. 突发（Burst）传送总线事务可以在总线上连续传送多个数据

解析

答案：C

• A 正确：总线是两个或多个部件之间交换数据、地址和控制信息的共享传输介质。
• B 正确：同步总线由时钟信号定时，但数据传输频率不一定等于时钟频率。例如一个周期可以传送两次数据，也可能一次传送占多个周期。
• C 错误：异步总线用请求、应答等握手信号定时，一次握手通常完成一个总线宽度的数据传送，而不是只交换一位数据。
• D 正确：突发事务给出首地址后，可以在总线上连续传送多个数据。

1. 【2023-20】某存储器总线宽度为 64 位，总线时钟频率为 1GHZ，在总线上传输一个数据或地址需要一个的时钟周期，不支持突发传送方式，若通过该总线连接 CPU 和主存，主存每次准备一个 64 位数据需要 6ns，主存块大小为 32B，则读取一个主存块需要的时间为（ ）。

A. 8ns

B. 11ns

C. 26ns

D. 32ns

解析

答案：D．32 ns

1 GHz 总线的时钟周期为：

总线宽度为 64 位，即每次传送 8 B。一个 32 B 主存块需要：

题设不支持突发传送，因此每个 64 位数据都必须单独完成一次总线事务。一次读取需要：

读取整个块需要：

A 项只计算了一个 64 位数据；B 项相当于只发一次地址后连续传 4 个数据，错误地把题目按突发传送处理。

1. 【2024-20】某存储器总线的时钟频率为 420 MHz，总线宽度为 64 位，每个时钟周期传送2次数据；其总线事务支持突发传送方式，最多传送8次数据，第1个时钟周期传送地址和读/写命令，从第4个至第7个时钟周期连续传送8次数据。该总线的总线带宽（最大传输速率）为

A. 3.84 GB/s

B. 6.72 GB/s

C. 30.72 GB/s

D. 53.76 GB/s

解析

答案：B

总线的时钟频率为 420 MHz，总线宽度为 64 位，即 8 B，每个时钟周期传送 2 次数据，可得该总线的总线带宽（最大传输速率）为 420 MHz × 8 B × 2 = 6720 MB/s = 6.72 GB/s。

注意，本题其他条件为干扰条件，我们只需要考虑有数据传送时候的情况，无需增加没有数据传送时候的情况，本题考查的是带宽（最大数据传输率），是传播速率的最大值，而非平均传输速率。而且总线带宽是总线的固有性能指标，不受传送方式的影响。

本题选 B。

总线事务和定时

(二)/O接口(I/O控制器

I/O接口的功能和基本结构

1. 【2011-20】系统总线的数据线上，不可能传输的是（ ）。

A. 指令

B. 操作数

C. 握手（应答）信号

D. 中断类型号

解析

答案：C．握手（应答）信号

• 指令：CPU 从主存取指时，通过数据线传入 CPU。
• 操作数：CPU、主存和 I/O 接口之间的数据通过数据线传送。
• 握手/应答信号：用于协调传输时序，属于控制信号，应通过控制总线传送。
• 中断类型号：向量中断响应时可由接口或中断控制器通过数据线提供给 CPU。

因此不可能通过数据线传送的是握手信号。

1. 【2014-21】下列有关I/O接口的叙述中，错误的是（ ）。

A. 状态端口和控制端口可以合用同一个寄存器

B. I/O接口中CPU可访问的寄存器称为I/O端口

C. 采用独立编址方式时，I/O端口地址和主存地址可能相同

D. 采用统一编址方式时，CPU不能用访存指令访问I/O端口

解析

答案：D

• A 正确：状态信息供 CPU 读取，控制信息由 CPU 写入，因此状态端口和控制端口可以共用同一地址或寄存器，通过读、写方向区分。
• B 正确：I/O 接口中 CPU 可访问的寄存器称为 I/O 端口。
• C 正确：独立编址时，I/O 与主存使用不同地址空间，所以二者可以有相同的数值地址。
• D 错误：统一编址又称存储器映射 I/O，端口与主存单元使用同一地址空间，CPU 正是通过普通访存指令访问 I/O 端口。

I/O端口及其编址

1. 【2017-21】I/O指令实现的数据传送通常发生在（ ）。

A. I/O设备和I/O端口之间

B. 通用寄存器和I/O设备之间

C. I/O端口和I/O端口之间

D. 通用寄存器和I/O端口之间

解析

答案：D．通用寄存器和 I/O 端口之间

I/O 指令由 CPU 执行，典型功能是：

外部设备与接口端口之间的交换由接口电路和设备控制逻辑完成；CPU 的通用寄存器不会绕过接口直接连接外设。

1. 【2021-20】下列选项中不属于I/O接口的是（ ）。

A. 磁盘驱动器

B. 打印机适配器

C. 网络控制器

D. 可编程中断控制器

解析

答案：A．磁盘驱动器

• 磁盘驱动器是外部设备本体，不是 I/O 接口；若选项是“磁盘控制器”，才属于接口。
• 打印机适配器负责主机与打印机之间的转换和控制，属于 I/O 接口。
• 网络控制器负责网络数据收发与控制，属于 I/O 接口。
• 可编程中断控制器接收并管理外部中断请求，属于 I/O 控制类接口部件。

(三)I/O方式

程序查询方式

1. 【2011-22】某计算机处理器主频为50MHz，采用定时查询方式控制设备A的I/O，查询程序运行一次所用的时钟周期数至少为500。在设备A工作期间，为数据不丢失，每秒需对其查询至少200次，则CPU用于设备A的I/O的时间占整个CPU时间的百分比至少是（ ）。

A. 0.02%

B. 0.05%

C. 0.20%

D. 0.50%

解析

答案：C．0.20%

每秒至少查询 200 次，每次至少需要 500 个时钟周期，所以每秒用于查询的时钟周期数为：

CPU 主频为 50 MHz，每秒共有 个时钟周期。因此占比至少为：

也可先算一次查询耗时 ，每秒查询 200 次共占 2 ms，仍得 0.20%。

程序中断方式

中断的基本概念

中断响应过程

中断处理过程

多重中断和中断屏蔽的概念

1. 【2010-21】单级中断系统中，中断服务程序内的执行顺序是（）.

Ⅰ保护现场 Ⅱ开中断 Ⅲ 关中断 Ⅳ保护断点 Ⅴ中断事件处理 Ⅵ 恢复现场 Ⅶ 中断返回

A. Ⅰ→Ⅴ→Ⅵ→Ⅱ→Ⅶ

B. Ⅲ→Ⅰ→Ⅴ→Ⅶ

C. Ⅲ→Ⅳ→Ⅴ→Ⅵ→Ⅶ

D. Ⅳ→Ⅰ→Ⅴ→Ⅵ→Ⅶ

解析

答案：A．Ⅰ→Ⅴ→Ⅵ→Ⅱ→Ⅶ

题目限定的是“中断服务程序内”。在进入服务程序前，硬件已经通过中断隐指令完成关中断和保护断点，因此服务程序中的顺序为：

B 缺少恢复现场和开中断；C、D 把硬件负责的关中断或保护断点混入了服务程序。

1. 【2011-21】某计算机有五级中断 L4～L0，中断屏蔽字为 \(M_4M_3M_2M_1M_0\)， \(M_i=1(0≤i≤4)\)表示对 \(L_i\)级中断进行屏蔽。若中断响应优先级从高到低的顺序是 \(L_0→L_1→L_2→L_3→L_4\)，且要求中断处理优先级从高到低的顺序是 \(L_4→L_0→L_2→L_1→L_3\)，则 \(L_1\)的中断处理程序中设置的中断屏蔽字是（ ）。

A. 11110

B. 01101

C. 00011

D. 01010

解析

答案：D．01010

中断屏蔽字为 ， 表示屏蔽 。要求的处理优先级为：

在 的中断服务程序中：

• 应允许处理优先级更高的 打断它，对应位为 0；
• 应屏蔽本级 和更低级 ，对应位为 1。

按 排列：

所以屏蔽字为 01010。

易错点：题目给出的响应优先级决定多个请求同时出现时先响应谁；屏蔽字改变的是中断嵌套时的处理优先级。本题应按指定的处理优先级填写。

1. 【2013-22】下列关于中断I/O方式和DMA方式比较的叙述中，错误的是（ ）。

A. 中断I/O方式请求的是方式请求的是CPU处理时间，DMA方式请求的是总线使用权

B. 中断响应发生在一条指令执行结束后，DMA响应发生在一个总线事务完成后

C. 中断I/O方式下数据传送通过软件完成，DMA方式下数据传送由硬件完成

D. 中断I/O方式适用于所有外部设备，DMA方式仅适用于快速外部设备

解析

答案：D

• A 正确：中断 I/O 请求 CPU 执行服务程序，即请求 CPU 处理时间；DMA 请求成为总线主设备，即请求总线使用权。
• B 正确：CPU 通常在一条指令执行结束后响应中断；DMA 总线请求通常在当前总线事务结束、总线可交接时响应。
• C 正确：中断 I/O 中的数据搬运由 CPU 执行软件完成；DMA 的数据搬运由 DMA 控制器硬件完成。
• D 错误：中断 I/O 并不适合所有设备，尤其不适合持续高速、成块传输的设备，否则中断开销过大。DMA 主要用于高速批量设备，但不能据此把前半句“适用于所有外部设备”判为正确。

1. 【2014-22】若某设备中断请求的响应和处理时间为100ns，每400ns发出一次中断请求，中断响应所允许的最长延迟时间为50ns，则在该设备持续工作过程中，CPU用于该设备的I/O时间占整个CPU时间的百分比至少是（ ）。

A. 12.5%

B. 25%

C. 37.5%

D. 50%

解析

答案：B．25%

设备每 400 ns 发出一次中断请求，每次中断响应和处理实际占用 CPU 100 ns，因此最低占比为：

“最长允许延迟 50 ns”表示请求可以等待的上限，等待期间 CPU 可执行其他工作，并不是 CPU 用于该设备 I/O 的时间，不能把这 50 ns 加到中断开销中。A 项只计算了允许延迟，C 项错误地把延迟也计为 I/O 占用。

1. 【2015-21】在采用中断I/O方式控制打印输出的情况下，CPU和打印控制接口中的I/O端口之间交换的信息不可能是（ ）。

A. 打印字符

B. 主存地址

C. 设备状态

D. 控制命令

解析

答案：B．主存地址

在中断 I/O 方式下，CPU 与打印控制接口的端口之间可以交换：

• 打印字符：写入数据端口；
• 设备状态：从状态端口读取；
• 控制命令：写入控制端口。

数据由 CPU 通过指令搬运，并不是接口直接访问主存，因此 CPU 与端口之间不需要交换主存地址。主存地址是 DMA 控制器执行直接存储器访问时才必须掌握的信息。

1. 【2016-22】异常是指令执行过程中在处理器内部发生的特殊事件，中断是来自处理器外部的请求事件。下列关于中断或异常情况的叙述中，错误的是（ ）。

A. “访存时缺页”属于中断

B. “整数除以0”属于异常

C. “DMA传送结束”属于中断

D. “存储保护错”属于异常

解析

答案：A

• A 错误：访存缺页由当前访存指令在地址转换过程中触发，属于内部异常中的 fault，不是外部中断。
• B 正确：整数除以 0 与当前除法指令同步相关，属于异常。
• C 正确：DMA 控制器完成传送后从 CPU 外部提出请求，属于外部中断。
• D 正确：存储保护错误在当前指令访存时由 CPU/MMU 检测，属于异常。

判断标准是事件是否与当前指令同步相关，而不是事件名称中是否带有“存储”或“I/O”。

1. 【2017-22】下列关于多重中断系统的叙述中，错误的是（ ）。

A. 在一条指令执行结束时响应中断

B. 中断处理期间CPU处于关中断状态

C. 中断请求的产生与当前指令的执行无关

D. CPU通过采样中断请求信号检测中断请求

解析

答案：B

• A 正确：外部中断通常在一条指令执行结束的边界被响应。
• B 错误：多重中断允许高优先级中断嵌套。在保护好现场并设置新的屏蔽字后，中断服务程序需要重新开中断，因此处理中并非始终处于关中断状态。
• C 正确：外部中断请求通常与当前指令执行无关，具有异步性。
• D 正确：CPU 在规定的指令边界采样中断请求信号，检测是否存在可响应的请求。

1. 【2018-22】下列关于外部I/O中断的叙述中，正确的是（ ）。

A. 中断控制器按所接收中断请求的先后次序进行中断优先级排队

B. CPU响应中断时，通过执行中断隐指令完成通用寄存器的保护

C. CPU只有在处于中断允许状态时，才能响应外部设备的中断请求

D. 有中断请求时，CPU立即暂停当前指令执行，转去执行中断服务程序

解析

答案：C

• A 错误：中断控制器按预设的响应优先级进行排队，不是简单按请求到达的先后次序。
• B 错误：中断隐指令通常保存 PC 和程序状态字等断点信息；通用寄存器由中断服务程序用软件保护。
• C 正确：普通外部 I/O 中断属于可屏蔽中断，CPU 处于中断允许状态且请求未被屏蔽时才能响应。
• D 错误：CPU 不会立即打断正在执行的指令，而通常等当前指令执行结束后再响应。

NMI 不受普通中断允许位控制，但本题所说的“外部设备 I/O 中断”按普通可屏蔽中断的教材口径理解。

1. 【2019-21】某设备以中断方式与CPU进行数据交换，CPU主频为1GHz，设备接口中的数据缓冲寄存器为32位，设备的数据传输率为50KBps。若每次中断开销（包括中断响应和中断处理）为1000个时钟周期，则CPU用于该设备输入/输出的时间占整个CPU时间的百分比最多是（ ）。

A. 1.25%

B. 2.5%

C. 5%

D. 12.5%

解析

答案：A．1.25%

数据缓冲寄存器为 32 位，即每次中断最多传送：

设备数据率为 50 KB/s，所以每秒中断次数为：

CPU 主频为 1 GHz，每次中断开销 1000 个时钟周期，耗时：

每秒用于该设备 I/O 的时间为：

占整个 CPU 时间的比例为：

1. 【2020-21】外部中断包括不可屏蔽中断（NMI）和可屏蔽中断，下列关于外部中断的叙述中，错误的是（ ）。

A. CPU处于关中断状态时，也能响应NMI请求

B. 一旦可屏蔽中断请求信号有效，CPU将立即响应

C. 不可屏蔽中断的优先级比可屏蔽中断的优先级高

D. 可通过中断屏蔽字改变可屏蔽中断的处理优先级

解析

答案：B

• A 正确：NMI 不受普通中断允许位和中断屏蔽字控制，CPU 处于关中断状态时仍能响应。
• B 错误：可屏蔽请求有效不等于立即响应。CPU 通常要等当前指令结束，还必须满足开中断、请求未被屏蔽及优先级允许等条件。
• C 正确：NMI 常用于电源故障等紧急事件，优先级高于可屏蔽中断。
• D 正确：修改中断屏蔽字可以改变可屏蔽中断的处理优先级。

1. 【2021-21】异常事件在当前指令执行过程中进行检测，中断请求则在当前指令执行后进行检测。下列事件中。下列事件中，相应处理程序执行后，必须回到当前指令重新执行的是（ ）。

A. 系统调用

B. 页缺失

C. DMA传送结束

D. 打印机缺纸

解析

答案：B．页缺失

• A 系统调用：通常通过陷阱指令产生，陷阱指令已经完成，处理后返回下一条指令。
• B 页缺失：属于 fault。当前访存指令因页面不在主存而未能完成；操作系统调页后，必须回到该指令重新执行。
• C DMA 传送结束：属于外部中断，CPU 在当前指令完成后响应，返回后执行下一条指令。
• D 打印机缺纸：属于外部设备事件，与当前 CPU 指令无直接关系，不要求重执行当前指令。

因此必须回到当前指令的是页缺失。

1. 【2021-22】下列是关于多重中断系统中CPU响应中断的叙述，其中错误的是（ ）。

A. 仅在用户态（执行用户程序）下，CPU才能检测和响应中断

B. CPU只有在检测到中断请求信号后，才会进入中断响应周期

C. 进入中断响应周期时，CPU一定处于中断允许（开中断）状态

D. 若CPU检测到中断请求信号，则一定存在未被屏蔽的中断源请求信号

解析

答案：A

• A 错误：CPU 在用户态和内核态都可能检测并响应中断。执行操作系统代码时，只要开中断且优先级条件满足，也能响应更高优先级中断。
• B 正确：只有检测到有效中断请求信号后，CPU 才会进入中断响应周期。
• C 正确：对题设的可屏蔽多重中断而言，CPU 进入响应周期前必须处于开中断状态；进入响应过程后，硬件可自动关中断。
• D 正确：送到 CPU 并被检测为有效的请求已经经过屏蔽和优先级判断，所以至少存在一个未被屏蔽的中断源请求。

1. 【2022-21】下列关于中断I/O方式的叙述中，不正确的是（ ）。

A. 适用于键盘、针式打印机等字符型设备

B. 外设和主机之间的数据传送通过软件完成

C. 外设准备数据的时间应小于中断处理时间

D. 外设为某进程准备数据时CPU可运行其他进程

解析

答案：C

• A 正确：键盘、针式打印机等字符型低速设备适合使用中断 I/O。
• B 正确：中断方式下，CPU 通过执行中断服务程序，用软件完成外设接口与 CPU/主存之间的数据传送。
• C 错误：为避免前一数据尚未处理、下一数据又到来造成覆盖，外设准备下一数据的时间通常应不小于中断响应和处理所需时间，而不是小于中断处理时间。
• D 正确：外设准备数据时不占用 CPU，CPU 可以运行其他进程；准备好后再由中断通知 CPU。

1. 【2023-22】下列关于 I/O 控制方式的叙述中，错误的是（ ）。

A. 查询方式下，通过 CPU 执行查询程序进行 I/O 操作

B. 中断方式下，通过 CPU 执行中断服务程序进行 I/O 操作

C. DMA 方式下，通过 CPU 执行 DMA 传送程序进行 I/O 操作

D. 对于 SSD、网络适配器等高速设备，采用 DMA 方式输入/输出

解析

答案：C

• A 正确：查询方式由 CPU 执行查询程序，反复检查设备状态并完成 I/O。
• B 正确：中断方式由 CPU 执行中断服务程序完成具体数据交换。
• C 错误：DMA 传送过程中不存在由 CPU 持续执行的“DMA 传送程序”。CPU 只在开始前由设备驱动程序设置 DMA 参数，实际传送由 DMA 控制器硬件完成。
• D 正确：SSD、网络适配器等高速设备适合使用 DMA，以避免 CPU 逐字搬运数据。

1. 【2024-21】下列关于中断I/O方式的叙述中，错误的是

A. 中断屏蔽字用于确定中断响应的优先级

B. 保存断点和程序状态字在中断响应阶段完成

C. 保存通用寄存器和设置新中断屏蔽字由软件实现

D. 单重中断方式下中断处理时 CPU 处于关中断状态

解析

答案：A

• A 错误：中断响应优先级通常由硬件排队或优先级判定电路决定；中断屏蔽字控制中断嵌套关系，主要用于改变处理优先级。
• B 正确：保存断点和程序状态字通常由中断隐指令在中断响应阶段完成。
• C 正确：保存通用寄存器和设置新的中断屏蔽字通常由中断服务程序用软件完成。
• D 正确：单重中断不允许嵌套，因此中断处理期间 CPU 保持关中断状态。

响应优先级和处理优先级的区别是本题关键：前者解决“同时请求时先响应谁”，后者解决“一个服务程序能否被另一个中断打断”。

DMA方式

DMA控制器的组成

DMA传送过程

1. 【2019-22】下列关于DMA方式的叙述中，正确的是（ ）。

Ⅰ. DMA传送前由设备驱动程序设置传送参数

Ⅱ. 数据传送前由DMA控制器请求总线使用权

Ⅲ. 数据传送由DMA控制器直接控制总线完成

Ⅳ. DMA传送结束后的处理由中断服务程序完成

A. 仅Ⅰ、Ⅱ

B. 仅Ⅰ、Ⅲ、Ⅳ

C. 仅Ⅱ、Ⅲ、Ⅳ

D. Ⅰ、Ⅱ、Ⅲ、Ⅳ

解析

答案：D．Ⅰ、Ⅱ、Ⅲ、Ⅳ

• Ⅰ 正确：DMA 开始前，设备驱动程序设置主存首地址、传送长度、方向等参数。
• Ⅱ 正确：DMA 控制器要直接访问主存，必须先向 CPU 或总线仲裁器申请总线使用权。
• Ⅲ 正确：获得总线使用权后，DMA 控制器直接控制设备接口与主存之间的数据传送。
• Ⅳ 正确：整个数据块传送结束后，DMA 控制器通常通过结束中断通知 CPU，后续处理由中断服务程序完成。

四项均正确。

1. 【2020-22】若设备采用周期挪用DMA方式进行输入和输出，每次DMA传送的数据块大小为512字节，相应的I/O接口中有一个32位数数据缓冲寄存器。对于数据输入过程，下列叙述中，错误的是（ ）。

A. 每准备好32位数据，DMA控制器就发出一次总线请求

B. 相对于CPU，DMA控制器的总线使用权的优先级更高

C. 在整个数据块的传送过程中，CPU不可以访问主存储器

D. 数据块传送结束时，会产生“DMA传送结束”中断请求

解析

接口中的数据缓冲寄存器为 32 位，即每次传送 4 B。一个 512 B 数据块需要：

• A 正确：每准备好 32 位数据，DMA 控制器就申请一次总线使用权，完成一次 32 位传送。
• B 正确：DMA 数据若不能及时转移可能丢失，因而 DMA 的总线请求优先级通常高于 CPU。
• C 错误：周期挪用不是在整个 512 B 数据块传送期间一直占有总线。DMA 只在每次搬运数据时挪用相应的存储周期；相邻 DMA 传送之间，CPU 仍可访问主存。
• D 正确：整个数据块传送完成后，DMA 控制器产生“DMA 传送结束”中断请求。

若 DMA 在整个数据块期间持续独占总线，则更接近成组/连续传送方式，而不是周期挪用方式。

1. 【2024-22】DMA 控制 I/O 方式下，设备的输入/输出由 DMA 控制器控制完成，此时，DMA 控制器控制的数据传输通路位于

A. CPU 和主存之间

B. CPU 和 DMA 控制器之间

C. 设备接口和主存之间

D. 设备接口和 DMA 控制器之间

解析

答案：C．设备接口和主存之间

DMA 的核心是绕过 CPU 的逐字搬运，使数据直接在以下两端之间传送：

DMA 控制器负责提供主存地址、传送方向、读写控制和计数等信息，但 CPU 不是这条数据传输通路的端点。CPU 只负责初始化 DMA 并处理结束中断。