第4题
第 3 版 · OCR 辅助 · 原书检索 · 文字用于定位，公式与图表请回原页核验 · 本次导入快照
### 第4题
存储器芯片的容量为 $1024 \times 4$ 位，说明有1024个存储单元，每个存储单元占4位。SRAM芯片不采用地址引脚复用方式，因此存储单元数和地址引脚数 $n$ 的关系为：存储单元数 $= 2^{*}$ 。因此，答案为选项A。
### 第5题
主存地址空间大小是64KB，按字节编址，说明主存空间中的存储单元数为 $64\mathrm{KB} / 1\mathrm{B} = 64\mathrm{K}$ ，计算机中地址的编号总是从0开始，因此，寻址范围是 $0\sim (64\mathrm{K} - 1)$ ，答案为选项A。
### 第8题
主存地址空间大小为1024MB，按字节编址，说明主存地址位数为 $\log_2(1024\mathrm{MB} / 1\mathrm{B}) = 30$ ，因此，MAR的位数至少应为30。因为每次读写操作最多可以一次存取32位，所以MDR的位数至少应为32。答案为选项B。
### 第12题
选项D的说法是错误的。通用PC系统的主存由RAM区和ROM区组成，其中RAM区一般都用DRAM芯片实现，ROM区则用相应的ROM存储元件实现。有些嵌入式专用系统可能其主存都是由ROM存储元件实现，还有些系统也会用SRAM芯片实现内存，所以并不是所有系统的内存都是由DRAM芯片实现的。答案为选项D。
### 第13题
有些半导体存储器可以采用按内容访问方式，例如，全相联映射的cache就是根据标志信息（Tag）来访问的。因此，选项A的说法是错误的。答案为选项A。
### 第14题
因为是DDR3 SDRAM芯片，所以芯片内部I/O缓冲采用8位预取技术。因此，存储器总线每秒传送数据的次数为 $133.25\mathrm{M}\times 8 = 1066\mathrm{M}$ ，其带宽大约为 $1066\mathrm{M}\times 8\mathrm{B} = 8.5\mathrm{GB / s}$ 。因为存储器总线每个时钟传送两次数据，所以其时钟频率为 $1066\mathrm{M} / 2 = 533\mathrm{MHz}$ 。综上所述，答案为选项C。
### 第15题
因为 $64\mathrm{K} \times 8$ 位/16K×1位 = 4×8，说明在行方向(字方向)扩大了4倍。因为芯片内各单元连续编址，所以，每个芯片的片选信号由最高两位地址确定，低14位为片内地址。4个芯片的地址范围分别为 $0000\mathrm{H} \sim 3\mathrm{FFFH}$ 、 $4000\mathrm{H} \sim 7\mathrm{FFFH}$ 、 $8000\mathrm{H} \sim \mathrm{BFFFH}$ 、 $\mathrm{C}000\mathrm{H} \sim \mathrm{FFFFH}$ ，显然，地址 $\mathrm{BFF0H}$ 所在的芯片的最小地址为 $8000\mathrm{H}$ 。答案为选项C。
### 第16题
因为 $64\mathrm{K} \times 8$ 位/16K×8位 = 4×1，说明在行方向(字方向)扩大了4倍。因为芯片内各单元交叉编址，所以每个芯片的片选信号由最低两位地址确定，高14位为片内地址。4
<!-- page: 215 -->
个芯片内各存储单元的最低两位地址分别为00、01、10、11，最小地址分别为0000H、0001H、0002H、0003H。地址BFFFH的最低两位为11，因此，该存储单元所在芯片的最小地址为0003H。答案为选项D。
## 第17题
存储容量为 $16\mathrm{K} \times 4$ 位，说明芯片内共有 $16\mathrm{K}$ 个存储单元，每个单元有4个数据位，因而其地址为14位，DRAM芯片采用行、列地址引脚复用技术，故地址引脚数为 $14 / 2 = 7$ ，数据引脚数为4，答案为选项B。
## 第23题
因为每个盘面有一个磁头，所以盘面号和磁头号是同一个概念，显然选项A的说法是错误的。盘地址应该由磁道号(柱面号)、磁头号(盘面号)和扇区号组成。答案为选项A。
## 第24题
该磁盘存储器的容量为 $4 \times 2 \times 2000 \times 3000 \times 512\mathrm{B} = 24\mathrm{GB}$ 。答案为选项D。
## 第25题
平均磁盘旋转等待时间为磁盘转一圈所用时间的一半，即 $0.5 \times 60 \times 1000 / 7200 = 4.17(\mathrm{ms})$ 。一个扇区的读出时间为 $1000 \times 512\mathrm{B} / 1\mathrm{MB} = 0.512(\mathrm{ms})$ 。所以，一个扇区的平均读取时间大约为 $20 + 4.17 + 0.512 \approx 24.7(\mathrm{ms})$ 。答案为选项C。
## 第26题
RAID技术利用冗余的校验信息盘来提高可靠性，校验信息可以存放在单独一个磁盘上，但是这种方式使得校验盘成为系统的瓶颈，所以后来的方案都把校验信息分散存放在各个磁盘中，例如，RAID 5和RAID 6中的奇偶校验块分布在各个磁盘中。因此，选项C的说法是错误的，答案为选项C。
## 第32题
主存块大小为1个字，每字32位，按字节编址，因而块内地址占两位；cache共有 $32\mathrm{K}$ 字数据，采用直接映射方式，因而cache共有 $32\mathrm{K}$ 字/1字 $= 32\mathrm{K}$ 行，故cache行号占15位；主存地址位数为32位，所以标志Tag占 $32 - 15 - 2 = 15$ （位）。因为采用直写（writethroghht）方式，故无需修改位（dirty bit）。综上所述，cache的总容量至少应有 $32\mathrm{K} \times (1 + 15 + 32) = 1536\mathrm{K}$ （位）。答案为选项B。
## 第33题
如第31题所述，块内地址占两位，标记占 $32 - 15 - 2 = 15$ 位。因为采用回写（write back）方式，故需一位修改位。综上所述，cache的总容量至少应有 $32\mathrm{K} \times (1 + 15 + 32 + 1) = 1568\mathrm{K}$ （位）。答案为选项C。
## 第34题
如第31题所述，块内地址占两位，全相联映射方式下，主存地址只包含两个字段，故标记占 $32 - 2 = 30$ （位）。因为采用回写（write back）方式，故需一位修改位；因为采用随机替换策略，故无须替换控制位。综上所述，cache的总容量至少应有 $32\mathrm{K} \times (1 + 30 + 32 + 1) = 2048\mathrm{K}$ （位）。答案为选项D。
## 第35题
因为按字节编址，主存块大小为32B，所以块内地址占5位。采用直接映射方式，共64行，故行号占6位。因为 $2593 = 0\dots 0101000100001\mathrm{B}$ ，根据主存地址划分的结果，可以看出
<!-- page: 216 -->
2593 单元所在主存块对应的 cache 行号为 010001B=17。答案为选项 B。
## 第 36 题
因为按字节编址，主存块大小为 32B，所以块内地址占 5 位。采用 4 路组相联映射方式，共 64 行，分 64/4 = 16 组，故组号占 4 位。因为 2593 = 0…0101 0001 00001B，根据主存地址划分的结果，可以看出 2593 单元所在主存块对应的 cache 组号为 0001B=1。答案为选项 A。
## 第 37 题
一次缺失损失需要从主存读出一个主存块（64B），每个总线事务读取 4B，因此需要 64B/4B = 16 个总线事务。每个总线事务所用时间为 1 + 8 + 1 = 10 个时钟周期，总共需要 160 个时钟周期。答案为选项 D。
## 第 38 题
一次缺失损失需要从主存读出一个主存块（64B），每个总线事务读取 8B，因此，需要 64B/8B = 8 个总线事务。每个总线事务所用时间为 1 + 8 + 1 = 10 个时钟周期，总共需要 80 个时钟周期。答案为选项 C。
## 第 39 题
一次缺失损失需要从主存读出一个主存块（64B），每个突发传送总线事务可读取 8B × 8 = 64B，因此，只需要一个突发传送总线事务。每个突发传送总线事务所用时间为 1 + 8 + 8 = 17 个时钟周期，因此总共只需要 17 个时钟周期。答案为选项 A。
## 第 40 题
最初提出分页式虚拟存储管理的目的是让程序员可以在一个比主存地址空间大得多的虚拟（逻辑）地址空间中写程序，通常逻辑地址空间比主存大，因而逻辑地址位数比物理地址位数多。在执行程序时，由 CPU 中的 MMU 进行虚拟（逻辑）地址到主存（物理）地址的转换，在进行转换过程中，MMU 需要查找对应的页表项，根据页表项中的装入（有效）位是否为 1，来确定是否发生了缺页。综上所述，选项 B 的说法是错误的，其他都是对的。答案为选项 B。
## 第 43 题
显然，选项 B 的说法是错误的。缺页是在 CPU 执行某条指令过程中，进行取指令或读写数据时发生的一种故障，而不是由 CPU 外部向 CPU 提出的一种外部中断请求。答案为选项 B。
## 第 47 题
缺页、地址越界和访问越权都是执行某条指令时发生的故障，需要调出操作系统内核中相应的异常处理程序来处理，而 cache 缺失由 CPU 进行处理，无须调出异常处理程序进行处理。答案为选项 B。
## 7.6 分析应用题
1. 假定某计算机的主存地址空间大小为 512MB，按字节编址。若每次读写操作最多可以存取 32 位，则存储器地址寄存器 MAR 和存储器数据寄存器 MDR 的位数至少分别为多少？
<!-- page: 217 -->
## 【分析解答】
主存地址空间大小为 $512\mathrm{MB}$，按字节编址，说明每个存储单元有8位，共有 $512\mathrm{M} = 2^{29}$ 个存储单元。所以，地址位数至少应有29位，故存放主存地址的存储器地址寄存器MAR至少应有29位。每次读写最多存取32位，因此，用来作为读写数据缓冲的存储器数据寄存器MDR的位数至少应有32位。
2. 某计算机主存地址 16 位，每个存储单元有 8 位，即按字节编址。如果用 $1\mathrm{K} \times 4$ 位的 RAM 芯片构成该存储器，需要多少芯片？片选逻辑的输入需要多少位地址？
## 【分析解答】
主存地址为16位，所以主存地址空间大小为 $2^{16} = 64\mathrm{K}$ 个存储单元，每个存储单元占8位。因此需要的芯片数为 $(64\mathrm{K} / 1\mathrm{K}) \times (8 / 4) = 64 \times 2 = 128$。存储器在字方向上扩展了64倍，因而片选逻辑需要6位地址。每个芯片有 $1\mathrm{K} = 1024 = 2^{10}$ 个单元，所以芯片内地址位数为10位，剩下6位地址正好用于片选逻辑。
3. 构成 $256\mathrm{K} \times 8$ 位的存储器，需多少个 $64\mathrm{K} \times 1$ 位的 DRAM 芯片？存储器所有单元刷新一遍需要多少次刷新操作？若采用异步刷新方式，每单元刷新间隔不超过 $2\mathrm{ms}$，则生成的刷新信号的间隔时间是多少？若改用 $16\mathrm{K} \times 4$ 位的 DRAM 芯片构成上述 $256\mathrm{K} \times 8$ 位的存储器，则存储器所有单元刷新一遍需要多少次刷新操作？
## 【分析解答】
该存储器所需芯片数为 $(256\mathrm{K} / 64\mathrm{K}) \times (8 / 1) = 4 \times 8 = 32$。因为所用芯片为 $64\mathrm{K} \times 1$ 位的 DRAM 芯片，因而芯片中只有一个位平面，$256 \times 256$ 的存储阵列结构构成了 $64\mathrm{K}$ 个单元，构成存储器的所有芯片同时按行刷新，每个芯片有 256 行，所以存储器所有单元刷新一遍至少需要 256 次刷新操作。若采用异步刷新方式，则相邻两次刷新信息产生的时间间隔为 $2\mathrm{ms} / 256 \approx 7.8\mu \mathrm{s}$。
若改用 $16\mathrm{K} \times 4$ 位的 DRAM 芯片，则每个芯片中的存储阵列由 4 个 $128 \times 128$ 的位平面构成，则 4 个存储阵列中行号相同的那些行同时被刷新，共有 128 行，因而整个存储器刷新一遍只需要 128 次刷新操作。
4. 某计算机的主存地址空间大小为 64KB，按字节编址，已配有 0000H～7FFFH 的 ROM 区，若再用 $8\mathrm{K} \times 4$ 位的 RAM 芯片形成其余 $32\mathrm{K} \times 8$ 位的 RAM 存储区，则需要多少个这样的 RAM 芯片？假定将该计算机的主存地址空间升级为 16MB，ROM 区地址范围还是 000000H～007FFFH，剩下的所有地址空间都用 $8\mathrm{K} \times 4$ 位的 RAM 芯片配置，则需要多少个这样的 RAM 芯片？
## 【分析解答】
因为主存地址空间为64KB，按字节编址，所以主存地址范围为 $0000\mathrm{H}\sim 7\mathrm{FFFH}$，其中 $0000\mathrm{H}\sim 7\mathrm{FFFH}$ 为ROM区，$8000\mathrm{H}\sim 7\mathrm{FFFH}$ 为RAM区。即当 $\mathrm{A}_{15}$ 为0时选中ROM芯片，当 $\mathrm{A}_{15}$ 为1时选中RAM芯片。因为RAM区的大小为32KB，故需 $8\mathrm{K}\times 4$ 位的RAM芯片数为 $32\mathrm{KB} / (8\mathrm{K}\times 4\mathrm{b}) = 4\times 2 = 8$。
若主存地址空间升级为16MB时，主存地址为24位，ROM区范围为 $000000\mathrm{H}\sim$ 007FFFH，其大小为32KB，主存空间总大小为 $16\mathrm{MB} = 512\times 32\mathrm{KB}$，所以RAM区大小为
<!-- page: 218 -->
511×32KB，需使用的RAM芯片数为 $511\times 32\mathrm{KB} / (8\mathrm{K}\times 4\mathrm{b}) = 511\times 4\times 2 = 4088$
5. 假设 CPU 有 16 个地址引脚，8 个数据引脚，并用 $\overline{\mathrm{MREQ}}$ 作为访存控制信号（低电平有效），用 $\overline{\mathrm{WR}}$ 作为读/写控制信号（低电平为写，高电平为读）。现有以下规格的存储器芯片： $1\mathrm{K}\times 4$ 位 RAM、 $4\mathrm{K}\times 8$ 位 RAM、 $1\mathrm{K}\times 8$ 位 ROM、 $4\mathrm{K}\times 8$ 位 ROM，另外有 74LS138 译码器和各种门电路。主存地址空间分配为： $6000\mathrm{H}\sim 67\mathrm{FFH}$ 为 ROM 区， $6800\mathrm{H}\sim 6\mathrm{BFFH}$ 为 RAM 区，其余为备用区，暂不连接芯片。请画出 CPU 与存储器的连接图，并详细画出片选逻辑。
## 【分析解答】
第一步：将十六进制地址写成对应的二进制地址形式。
第二步：选择芯片。ROM 区选择 2 片 $1\mathrm{K} \times 8$ 位 ROM 芯片；RAM 区选择 2 片 $1\mathrm{K} \times 4$ 位 RAM 芯片。选其他芯片都不合理。
第三步：地址线的连接。对于 $1\mathrm{K} \times 8$ 位的 ROM 芯片和 $1\mathrm{K} \times 4$ 位的 RAM 芯片来说，其芯片内的地址引脚都为 10 位，因此，每个芯片的地址引脚都分别与地址线 $\mathrm{A}_{9}\mathrm{A}_{8}\mathrm{A}_{7}\mathrm{A}_{6}\mathrm{A}_{5}\mathrm{A}_{4}\mathrm{A}_{3}\mathrm{A}_{2}\mathrm{A}_{1}\mathrm{A}_{0}$ 相连。剩下的高位地址线和访存控制信号 $\overline{\mathrm{MREQ}}$ 共同产生片选信号。
第四步：片选信号的形成。按本题要求， $\mathrm{A}_{15}\mathrm{A}_{14} = 01$ ，ROM 区的 $\mathrm{A}_{13}\mathrm{A}_{12}\mathrm{A}_{11} = 100$ ，RAM 区的 $\mathrm{A}_{13}\mathrm{A}_{12}\mathrm{A}_{11}\mathrm{A}_{10} = 1010$ 。74LS138 译码器要求控制端 G1 为高， $\overline{\mathrm{G}_{\mathrm{ZA}}}$ 与 $\overline{\mathrm{G}_{\mathrm{ZB}}}$ 为低，因此可把它们分别接到 $\mathrm{A}_{14},\mathrm{A}_{15}$ 和 $\overline{\mathrm{MREQ}}$ 上。地址线 $\mathrm{A}_{13}\mathrm{A}_{12}\mathrm{A}_{11}$ 可作为译码器的 C、B、A 输入端。最终的片选信号由译码器输出信号和地址线 $\mathrm{A}_{16}$ 组合生成。具体的连接如图 7.1 所示，其中 $\overline{\mathrm{CS}}$ 为片选信号。
6. 假定一个存储器系统支持 4 体交叉存取，某程序执行过程中，CPU 访问的主存地址序列为 3，9，17，2，51，37，13，4，8，41，67，10，则哪些地址访问会发生体冲突？
## 【分析解答】
对于 4 体交叉访问的存储系统，理想情况下，每隔 $1/4$ 周期可读写一个数据，假定这个时间为 $\Delta t$ 。每个存储模块内的地址分布如下。
模块 0: 0、4、8、12、16…
模块 1: 1、5、9、13、17…37…41…
模块 2: 2、6、10、14、18…
模块 3: 3、7、11、15、19…51…67…
显然，如果相邻 4 次访问中给定的访存地址出现在同一个模块内，就会发生访存冲突。所以，17 和 9、37 和 17、13 和 37、8 和 4 会发生冲突。41 和 13 也在同一个模块内且访问间
<!-- page: 219 -->
图7.1 题5中CPU与存储芯片的连接
隔小于4个 $\Delta t$，但是，由于访问第8单元发生冲突而使其访问延迟三个 $\Delta t$ 进行，从而使得41号单元也延迟三个 $\Delta t$ 访问，因而，其访问不会和13号单元的访问发生冲突。
7. 对于磁盘来说，扇区的编号方式直接影响磁盘数据的读写时间。图7.2出示的两种扇区编号方式中，哪一种编号方式可能具有更好的性能？
(a) 连续编号
图7.2 磁盘扇区编号方式
(b) 交叉编号
## 【分析解答】
交错因子是指每两个连续逻辑扇区之间所间隔的物理扇区数。显然，图7.2(a)所示的交错因子是0，图7.2(b)所示的交错因子是2。交错因子是硬盘低级格式化时，需要给定的一个主要参数，具体数值视硬盘类型而定。交错因子对硬盘的存取速度有很大影响。虽然硬盘的物理扇区在磁道上是连续排列的，但进行格式化后的逻辑扇区却是交叉排列的。也就是说，连续的物理扇区对应不连续的逻辑扇区。
硬盘每当访问一个逻辑扇区后，需等待主机将该扇区的输出数据处理完毕后才能进行下一个扇区的读写。在这个等待过程中，硬盘可能已经转过了几个物理扇区。如果交错因
<!-- page: 220 -->
子选择过小，则对应下一个逻辑扇区的物理扇区已转过磁头，需等待磁盘再转一圈后才能读写；如果交错因子选取过大，则对应下一个逻辑扇区的物理扇区还未转到磁头处，需要继续等待。因此，选择合适的交错因子，可使当前扇区到下一个待读写的逻辑扇区之间没有或具有最短的等待时间，从而明显提高硬盘的读写速度。因此，图7.2（b）所示的交叉编号方式可能具有更好的性能。
8. 假定有一个磁盘存储器，磁盘片外径为 $355.6\mathrm{mm}$，有20个记录面，每面有 $51\mathrm{mm}$ 区域用于记录信息，道密度为3.92TPM（道/毫米），位密度为90BPM（位/毫米），转速为2400RPM，道间移动时间为 $0.2\mathrm{ms}$。请问：
（1）磁盘容量约为多少？如果道密度和位密度同时扩大100倍，则容量约为多少？
（2）平均存取时间和平均数据传输率各为多少？
（3）如果在道密度和位密度同时扩大100倍的同时转速扩大3倍，则平均存取时间和平均数据传输率各为多少？
【分析解答】
（1）每面磁道数为 $51 \times 3.92 = 200$ （道），给出的位密度是指最内圈上的位密度。所以，最内圈周长为 $3.14 \times (355.6 - 2 \times 51) \approx 796.3 (\mathrm{mm})$，故每道信息量为 $796.3 \times 90 \approx 71664$ （位），因此，磁盘容量为 $20 \times 200 \times 71664 = 286656000$ （位）$\approx 273\mathrm{Mb} (\mathrm{1M} = 2^{20})$。若道密度和位密度同时扩大100倍，则磁道数扩大100倍，每道容量扩大100倍，所以整个盘组容量扩大10000倍，磁盘容量大约为 $273\mathrm{M} \times 10^{4}$ 位 $\approx 2666\mathrm{Gb} \approx 333\mathrm{GB} (\mathrm{1G} = 2^{30})$。
（2）平均寻道时间为 $(199 \times 0.2 + 0) / 2 = 19.9 (\mathrm{ms})$；转一圈的时间为 $60 \times 1000 / 2400 = 25 (\mathrm{ms})$，平均（旋转）等待时间为 $(25 + 0) / 2 = 12.5 (\mathrm{ms})$。平均存取时间为平均寻道时间与平均寻道时间之和，即 $19.9 + 12.5 = 32.4 (\mathrm{ms})$。平均数据传输率为 $\mathrm{R} = 71664 \times 10^{3} / 25 \approx 2.87 \mathrm{Mb/s} (\mathrm{1M} = 10^{6})$。
（3）道密度扩大100倍，则平均寻道时间约为 $(19999\times 0.002 + 0) / 2 = 20(\mathrm{ms})$；转速扩大3倍，则转一圈的时间缩短为 $25 / 3\approx 8.33(\mathrm{ms})$，平均等待时间缩短为 $8.33 / 2\approx 4.2(\mathrm{ms})$，故平均存取时间约为 $20 + 4.2 = 24.2(\mathrm{ms})$。位密度扩大100倍，则每道容量扩大100倍，转速扩大3倍，则转一圈的时间缩短为1/3，因此，平均数据传输率共扩大 $100\times 3 = 300$ （倍），即平均数据传输率约为 $300\times 2.87\mathrm{Mb / s} = 861\mathrm{Mb / s}$。
9. 假定一个程序重复完成将磁盘上一个4KB的数据块读出，进行相应处理后，写回到磁盘的另外一个数据区。各数据块内信息在磁盘上连续存放，数据块随机地位于磁盘的一个磁道上。磁盘转速为7200RPM，平均寻道时间为 $10\mathrm{ms}$，磁盘最大数据传输率为 $40\mathrm{MB / s}$，磁盘控制器的开销为 $2\mathrm{ms}$，没有其他程序使用磁盘和处理器，并且磁盘读写操作和磁盘数据的处理时间不重叠。若程序对磁盘数据的处理需要20000个时钟周期，处理器时钟频率为 $500\mathrm{MHz}$，则该程序完成一次数据块“读出一处理一写回”操作所需的时间为多少？每秒可以完成多少次这样的数据块操作？
【分析解答】
磁盘旋转一圈的时间为 $1000 / (7200 / 60) \approx 8.33 (\mathrm{ms})$，故平均旋转等待时间约为 $8.33 / 2 \approx 4.17 (\mathrm{ms})$。因为数据块内信息连续，所以一个数据块的传输时间为 $4 \times 2^{10} / (40 \times 10^{6}) = 0.1024 (\mathrm{ms})$，因而数据块的平均读取或写回时间约为 $2\mathrm{ms} + 10\mathrm{ms} + 4.17\mathrm{ms} + 0.1024\mathrm{ms} \approx 16.27\mathrm{ms}$。数据块的处理时间为 $20000 / 500\mathrm{M} = 0.04 (\mathrm{ms})$。因为数据块随机存放在某个
<!-- page: 221 -->
避道上，所以每个数据块的“读出一处理一写回”操作时间都是相同的，其整个时间约为 $16.27\mathrm{ms}\times 2 + 0.04\mathrm{ms} = 32.58\mathrm{ms}$。所以，每秒钟可以完成这样的数据块操作次数是 $1000\mathrm{ms} / 32.58\mathrm{ms}\approx 30$。
10. 假定有两个用来存储 10TB 数据的 RAID 系统。系统 A 使用 RAID 1 技术，系统 B 使用 RAID 5 技术。
（1）系统 A 比系统 B 需要多用多少存储容量？
（2）假定某个应用需要向避盘写入一块数据，若避盘读或写一块数据的时间为 30ms，则最坏情况下，在系统 A 和系统 B 上写入一块数据分别需要多长时间？
（3）哪个系统更可靠？为什么？